חיפוש חדש  חזור
מידע אישי לתלמיד

שנה"ל תשע"ה

  מבוא לתכנון מעגלי Vlsi
  Introduction to Vlsi Design  
0512-4703-02
הנדסה | תואר ראשון - חשמל ואלקטרוניקה
סמ'  ב'1300-1400134 ולפסון הנדסהתרגיל מר גיא עידו
ש"ס:  1.0

סילבוס מקוצר
שעות:                4 ש"ס
משקל:               3.5
דרישות קדם:     מערכות לוגיות ספרתיות, התקנים אלקטרוניים
1.   מבוא: שערי CMOS, זכרונות, מעגלים אנלוגיים ומעורבי-אות (Mixed Signal), דוגמאות.
2.   חזרה על טרנזיסטור MOS: מודלים, שערים סטטיים, שער העברה (Transmission Gate),  שער תלת-מצבי (Tri-state), מעגלי BiCMOS.
3.   תיב"ם (CAD) של מעגלי VLSI: SPICE, שפות עריכה.
4.   חזרה על תהליכי ייצור מעגלי CMOS: מבוא לכללי תכנון, DRC-Design / Rules Check.
5.   תכנון ראשוני: הערכות קיבול, הערכות התנגדות, הערכות זמני מיתוג, הערכות גודל           (Sizing), הערכות הספק, הערכות לשולי הביצועים (Design Margining), הערכות אמינות, הערכות להקטנה עתידית (Scaling).
6.   תכנון מעגלי CMOS: תכנון ועריכה, סוגי לוגיקה, שיטות תזמון, מעגלי IO, תכנון להספק נמוך.
7.   אסטרטגיות תכנון ואופציות קיימות: Full-Costum PLD, Gate arrays, Standard cell.
      עריכה סימבולית, שיטות תכנון ובדיקה, תכנון היררכי, Data-path, דוגמאות.
8.   תכנון שבב - דוגמאות עדכניות: DSP, Memories, Processors וכו'.              
Course description
Credits: 3.5
Prerequisites: Digital Logic systems; Electronic Devices.
Introduction: CMOS gates, memories, analog and mixed signal circuits, examples. MOS transistor review: models, static gates, transmission gates, tristate, BiCMOS. CAD tools: layout (LEDIT) and circuit (SPICE). CMOS process reviewer, design rules. Preliminary design: parameter evaluation, rise and fall time estimation, sizing, power estimation, design margining, reliability and scaling. CMOS circuit design: logic selection, timing, IO circuits, lower power design. Design strategies and options: standard cell, gate array, PLD, symbolic design, design verification, data path, examples. Chip design – examples for DSP, memories and processors.

להצהרת הנגישות


אוניברסיטת ת