סילבוס הקורס ארכיטקטורה של מחשבים - תש"ף, פקולטה להנדסה, אוניברסיטת ת"א

שנה"ל תש"ף

ארכיטקטורה של מחשבים
Computers Architecture

0512-4461

הנדסה | תואר ראשון - חשמל ואלקטרוניקה

הצג קבוצות

קבוצה 01

סמ' א'	1600-1900	'ב	134	וולפסון - הנדסה	שיעור	ד"ר אוקסמן גדליה
הצג סילבוס הסתר סילבוס
D:\Inetpub\shared\yedion\syllabus\05\2019\0512\0512446101_desc.txt סילבוס מקוצר קוד הקורס: 0512.4461 שעות: 4 ש"ס משקל: 3.5 דרישות קדם: מבנה המחשב מחשבים היסטוריים. מגמות טכנולוגיות. סיווג מקביליות. סוגי ISA. מיקרוקוד רוחבי ואנכי. מעבדי RISC ו- CISC. תכנון צנרת מתקדמת. פסיקות מדויקות. זיכרון שכבות. זיכרון ווירטואלי. שיטות לשיפור ביצועי מטמון. טכנולוגיות זיכרון. שיטות תוכנה וחומרה להרצה מקבילית של הוראות. ILP. פרישת לולאות. צנרור בתוכנה. הוראות מותנות. VLIW. חיזוי קפיצות סטאטי ודינאמי. Scoreboard. Tomasulo. ספקולצייה. שינוי שם רגיסטרים. ארכיטקטורות מרובות חוטים ומרובות ליבות. TLP. סינכרון. זיכרון משותף ומבוזר. פרוטוקולים לשמירת קוהרנטיות. מקביליות ברמת הנתונים. DLP. מעבדים ווקטוריים. הוראות הרחבה מסוג SIMD. מעבדים גרפיים. אחסון. קלט ופלט. Course description Course ID: 0512.4461 Credit Points: 3.5 Hours: 4 Prerequisites: Computer Organization History of computers. Technology Trends. Flynn’s Taxonomy. ISA Classes. Horizontal and Vertical Microcode. RISC vs CISC. Advanced Pipeline Datapath and Control. Hazards. Forwarding. Interlocks. Branch Hazards. Precise Interrupts and Exceptions. Multicycle and long pipelines. The Memory Hierarchy. Direct Mapped Caches. Associative Caches. Basic Cache Optimizations. Virtual Memory. Advanced Cache Optimizations. Memory Technology. Software Techniques for Instruction Level Parallelism. Dependencies. Loop Unrolling. Software Pipelining. Trace Scheduling. Predicated Instructions. VLIW. Hardware Techniques for Instruction Level Parallelism. Static Branch Prediction. Dynamic Branch Prediction. Dynamic Scheduling. Scoreboard. Tomsaulo. Speculation. Reorder Buffer. Explicit Renaming. Limitations of ILP. Thread level Parallelism. Fine Grained TLP. Coarse Grained TLP. SMT. Shared Memory Multiprocessors. Synchronization. Models of Memory Consistency. Snooping based Cache Coherence. Directory based Cache Coherence. Data Level Parallelism. Vector Architectures. SIMD instruction set extensions. Graphics Processing Units. Storage. Input/Output. הנדסה \| תואר ראשון - חשמל ואלקטרוניקה 0512-4461-01 ארכיטקטורה של מחשבים Computers Architecture שנה"ל תש"ף \| סמ' א' \| ד"ר אוקסמן גדליה סילבוס מפורט/דף מידע סילבוס לקורס: ארכיטקטורה של מחשבים קוד הקורס: 0512.4461 שנת הלימודים תשע"ז, סמסטר א' מרצה: גדי אוקסמן, gdaliaox@post.tau.ac.il, שעת קבלה יום א' בשעה 14:00 בתיאום מראש מתרגל: יובל לידור, yuvallidor@mail.tau.ac.il, שעת קבלה בתיאום מראש נקודות זכות: 3.5, הרצאה: 3 ש"ש, תרגול: 1 ש"ש דרישות קדם: מבנה המחשב נושאי הקורס העיקריים: עקרונות תכנון מערכת מחשב היררכיות זיכרון צנרת מתקדמת ומקביליות ברמת ההוראות ארכיטקטורות מרובות חוטים וליבות ארכיטקטורות מקביליות מבוא למערכות אחסון דרישות הקורס: אופן שקלול הציון אופן מילוי הדרישות דרישות הקורס 10% חובת הגשה של 4 מבין 5 תרגילים, במועד שנקבע, כתנאי לגשת לבחינה. התרגילים הטובים ביותר יחשבו לניקוד. תרגילי בית 10% הפרויקט יבוצע בזוגות. הגשת הפרויקט חובה עד לתאריך 22.1.2017. פרויקט תכנות 80% בחינה סופית. ציון עובר בקורס מותנה בציון עובר בבחינה. בחינה סופית ביבליוגרפיה: Hennessy J.L., Patterson D.A., "Computer Architecture -A Quantitative Approach", Morgan Kaufman Pub., 5^th ed., 2011 *An online version is available through SciLib website* Shen J.P., Lipasti M.K., "Modern Processor Design – Fundamentals of Superscalar Processors", McGraw-Hill, 1st ed., 2005 תרבות התנהלות הקורס: הסגל והסטודנטים מחויבים לכבוד הדדי, ולתרבות תהליך הלמידה: לו"ז, הקשבה וריכוז בתכנים הנלמדים. לוח הרצאות ותרגולים שבועי (משוערך) : נושאי ההרצאה והתרגול תאריך ספר 1 מבוא, ISA תרגול ביצועים. 30.10 2.11 [1] פרק 1, נספח A [2] פרק 1 2 המשך ISA + צנרת תרגול צנרת תרגיל בית 1 (ביצועים + צנרת) 6.11 9.11 [1] נספח C [2] פרק 2 3 היררכיות זיכרון קבלת פרויקט תכנות בנושא מטמונים אין תרגול השבוע 13.11 16.11 [1] נספח B [2] פרק 3 4 היררכיות זיכרון – המשך תרגול היררכיות זיכרון 1 תרגיל בית 2 (היררכיות זיכרון), הגשת תרגיל 1. 20.11 23.11 [1] פרק 2 [2] פרק 3 5 מקביליות ברמת ההוראות: שיטות תוכנה תרגול היררכיות זיכרון 2 27.11 30.11 [1] פרק 3, נספח H 6 מקביליות ברמת ההוראות: שיטות חומרה חיזוי קפיצות, אלגוריתם טומסולו בסיסי תרגול מקביליות ברמת ההוראות: שיטות תוכנה תרגיל 3 (שיטות תוכנה, חיזוי קפיצות). הגשת תרגיל 2. 4.12 7.12 [1] נספח C, פרק 3 [2] פרק 5, פרק 9 7 מקביליות ברמת ההוראות: שיטות חומרה - המשך סופרסקלריות, טומסולו ספקולטיבי תרגול חיזוי קפיצות 11.12 14.12 [1] פרק 3 [2] פרק 4, פרק 6 8 ארכיטקטורות מרובות חוטים תרגול טומסולו בסיסי תרגיל בית 4 (טומסולו בסיסי וספקולטיבי). הגשת תרגיל 3 18.12 21.12 [1] פרק 3 [2] פרק 11 חנוכה – אין הרצאה תרגול טומסולו ספקולטיבי 25.12 28.12 9 ארכיטקטורות מרובות ליבות, קוהרנטיות במטמונים תרגול חוטים תרגיל בית 5 (קוהרנטיות, מקביליות ברמת הנתונים). הגשת תרגיל בית 4 1.1 [1] פרק 5 [2] פרק 11 10 מקביליות ברמת הנתונים תרגול קוהרנטיות 8.1 11.1 [1] פרק 4, נספח G 11 מקביליות ברמת הנתונים - המשך תרגול מקביליות ברמת הנתונים 15.1 18.1 [1] פרק 4, נספח G 12 מערכות אחסון הגשת הפרויקט תרגול מערכות אחסון.הגשת תרגיל בית 5 22.1 25.1 [1] נספח D [2] פרק 3 13 סיכום 29.1 בחינת מועד א' 5.2 בחינת מועד ב' 5.3 Detailed topics: Introduction History of computers. Classes of Computers. Trends in Technology. Trends in Power and Energy. Trends in Cost. Dependability. Benchmarks and Performance. Moore’s law. Flynn’s Taxonomy. Amdahl’s Law. CPI. ISA Classes. Control. Datapath. Horizontal and Vertical Microcode. RISC vs CISC. Advanced Pipeline Review of the basic pipeline. Datapath. Control. Hazards. Forwarding. Interlocks. Stalls. Branch Hazards. Exceptions. Multicycle and long pipelines. The Memory Hierarchy Direct Mapped Caches. Associative Caches. Basic Cache Optimizations. Virtual Memory. Advanced Cache Optimizations. Memory Technology. Software Techniques for Instruction Level Parallelism Instruction Level Parallelism. Dependencies. Loop Unrolling. Software Pipelining. Trace Scheduling. Predicated Instructions. VLIW. Hardware Techniques for Instruction Level Parallelism Static Branch Prediction. Dynamic Branch Prediction. Dynamic Scheduling. Scoreboard. Tomsaulo. Speculation. Reorder Buffer. Explicit Renaming. Interrupts and Exceptions. Multithreading and Multiprocessors Limitations of ILP. Thread level Parallelism. Fine Grained TLP. Coarse Grained TLP. SMT. Shared Memory Multiprocessors. Synchronization. Models of Memory Consistency. Snooping based Cache Coherence. Directory based Cache Coherence. Data Level Parallelism Vector Architectures. SIMD instruction set extensions. Graphics Processing Units. Storage and Input/Output Examples of devices. I/O requests. Reliability and Availability. Magnetic Storage. Flash Storage. Interconnects. Interrupts. Direct Memory Access. Operating System Device Drivers. RAID.
קבוצה 02

סמ' א'	1900-2000	'ב	134	וולפסון - הנדסה	תרגיל	מר נאור איל
הצג סילבוס הסתר סילבוס
D:\Inetpub\shared\yedion\syllabus\05\2019\0512\0512446102_desc.txt סילבוס מקוצר Course ID: 0512.4461 Credit Points: 3.5 Hours: 4 Prerequisites: Computer Organization History of computers. Technology Trends. Flynn’s Taxonomy. ISA Classes. Horizontal and Vertical Microcode. RISC vs CISC. Advanced Pipeline Datapath and Control. Hazards. Forwarding. Interlocks. Branch Hazards. Precise Interrupts and Exceptions. Multicycle and long pipelines. The Memory Hierarchy. Direct Mapped Caches. Associative Caches. Basic Cache Optimizations. Virtual Memory. Advanced Cache Optimizations. Memory Technology. Software Techniques for Instruction Level Parallelism. Dependencies. Loop Unrolling. Software Pipelining. Trace Scheduling. Predicated Instructions. VLIW. Hardware Techniques for Instruction Level Parallelism. Static Branch Prediction. Dynamic Branch Prediction. Dynamic Scheduling. Scoreboard. Tomsaulo. Speculation. Reorder Buffer. Explicit Renaming. Limitations of ILP. Thread level Parallelism. Fine Grained TLP. Coarse Grained TLP. SMT. Shared Memory Multiprocessors. Synchronization. Models of Memory Consistency. Snooping based Cache Coherence. Directory based Cache Coherence. Data Level Parallelism. Vector Architectures. SIMD instruction set extensions. Graphics Processing Units. Storage. Input/Output. Course description Course ID: 0512.4461 Credit Points: 3.5 Hours: 4 Prerequisites: Computer Organization History of computers. Technology Trends. Flynn’s Taxonomy. ISA Classes. Horizontal and Vertical Microcode. RISC vs CISC. Advanced Pipeline Datapath and Control. Hazards. Forwarding. Interlocks. Branch Hazards. Precise Interrupts and Exceptions. Multicycle and long pipelines. The Memory Hierarchy. Direct Mapped Caches. Associative Caches. Basic Cache Optimizations. Virtual Memory. Advanced Cache Optimizations. Memory Technology. Software Techniques for Instruction Level Parallelism. Dependencies. Loop Unrolling. Software Pipelining. Trace Scheduling. Predicated Instructions. VLIW. Hardware Techniques for Instruction Level Parallelism. Static Branch Prediction. Dynamic Branch Prediction. Dynamic Scheduling. Scoreboard. Tomsaulo. Speculation. Reorder Buffer. Explicit Renaming. Limitations of ILP. Thread level Parallelism. Fine Grained TLP. Coarse Grained TLP. SMT. Shared Memory Multiprocessors. Synchronization. Models of Memory Consistency. Snooping based Cache Coherence. Directory based Cache Coherence. Data Level Parallelism. Vector Architectures. SIMD instruction set extensions. Graphics Processing Units. Storage. Input/Output. הנדסה \| תואר ראשון - חשמל ואלקטרוניקה 0512-4461-01 ארכיטקטורה של מחשבים Computers Architecture שנה"ל תש"ף \| סמ' א' \| מר נאור איל סילבוס מפורט/דף מידע סילבוס לקורס: ארכיטקטורה של מחשבים קוד הקורס: 0512.4461 שנת הלימודים תשע"ז, סמסטר א' מרצה: גדי אוקסמן, gdaliaox@post.tau.ac.il, שעת קבלה יום א' בשעה 14:00 בתיאום מראש מתרגל: יובל לידור, yuvallidor@mail.tau.ac.il, שעת קבלה בתיאום מראש נקודות זכות: 3.5, הרצאה: 3 ש"ש, תרגול: 1 ש"ש דרישות קדם: מבנה המחשב נושאי הקורס העיקריים: עקרונות תכנון מערכת מחשב היררכיות זיכרון צנרת מתקדמת ומקביליות ברמת ההוראות ארכיטקטורות מרובות חוטים וליבות ארכיטקטורות מקביליות מבוא למערכות אחסון דרישות הקורס: אופן שקלול הציון אופן מילוי הדרישות דרישות הקורס 10% חובת הגשה של 4 מבין 5 תרגילים, במועד שנקבע, כתנאי לגשת לבחינה. התרגילים הטובים ביותר יחשבו לניקוד. תרגילי בית 10% הפרויקט יבוצע בזוגות. הגשת הפרויקט חובה עד לתאריך 22.1.2017. פרויקט תכנות 80% בחינה סופית. ציון עובר בקורס מותנה בציון עובר בבחינה. בחינה סופית ביבליוגרפיה: Hennessy J.L., Patterson D.A., "Computer Architecture -A Quantitative Approach", Morgan Kaufman Pub., 5^th ed., 2011 *An online version is available through SciLib website* Shen J.P., Lipasti M.K., "Modern Processor Design – Fundamentals of Superscalar Processors", McGraw-Hill, 1st ed., 2005 תרבות התנהלות הקורס: הסגל והסטודנטים מחויבים לכבוד הדדי, ולתרבות תהליך הלמידה: לו"ז, הקשבה וריכוז בתכנים הנלמדים. לוח הרצאות ותרגולים שבועי (משוערך) : נושאי ההרצאה והתרגול תאריך ספר 1 מבוא, ISA תרגול ביצועים. 30.10 2.11 [1] פרק 1, נספח A [2] פרק 1 2 המשך ISA + צנרת תרגול צנרת תרגיל בית 1 (ביצועים + צנרת) 6.11 9.11 [1] נספח C [2] פרק 2 3 היררכיות זיכרון קבלת פרויקט תכנות בנושא מטמונים אין תרגול השבוע 13.11 16.11 [1] נספח B [2] פרק 3 4 היררכיות זיכרון – המשך תרגול היררכיות זיכרון 1 תרגיל בית 2 (היררכיות זיכרון), הגשת תרגיל 1. 20.11 23.11 [1] פרק 2 [2] פרק 3 5 מקביליות ברמת ההוראות: שיטות תוכנה תרגול היררכיות זיכרון 2 27.11 30.11 [1] פרק 3, נספח H 6 מקביליות ברמת ההוראות: שיטות חומרה חיזוי קפיצות, אלגוריתם טומסולו בסיסי תרגול מקביליות ברמת ההוראות: שיטות תוכנה תרגיל 3 (שיטות תוכנה, חיזוי קפיצות). הגשת תרגיל 2. 4.12 7.12 [1] נספח C, פרק 3 [2] פרק 5, פרק 9 7 מקביליות ברמת ההוראות: שיטות חומרה - המשך סופרסקלריות, טומסולו ספקולטיבי תרגול חיזוי קפיצות 11.12 14.12 [1] פרק 3 [2] פרק 4, פרק 6 8 ארכיטקטורות מרובות חוטים תרגול טומסולו בסיסי תרגיל בית 4 (טומסולו בסיסי וספקולטיבי). הגשת תרגיל 3 18.12 21.12 [1] פרק 3 [2] פרק 11 חנוכה – אין הרצאה תרגול טומסולו ספקולטיבי 25.12 28.12 9 ארכיטקטורות מרובות ליבות, קוהרנטיות במטמונים תרגול חוטים תרגיל בית 5 (קוהרנטיות, מקביליות ברמת הנתונים). הגשת תרגיל בית 4 1.1 [1] פרק 5 [2] פרק 11 10 מקביליות ברמת הנתונים תרגול קוהרנטיות 8.1 11.1 [1] פרק 4, נספח G 11 מקביליות ברמת הנתונים - המשך תרגול מקביליות ברמת הנתונים 15.1 18.1 [1] פרק 4, נספח G 12 מערכות אחסון הגשת הפרויקט תרגול מערכות אחסון.הגשת תרגיל בית 5 22.1 25.1 [1] נספח D [2] פרק 3 13 סיכום 29.1 בחינת מועד א' 5.2 בחינת מועד ב' 5.3 Detailed topics: Introduction History of computers. Classes of Computers. Trends in Technology. Trends in Power and Energy. Trends in Cost. Dependability. Benchmarks and Performance. Moore’s law. Flynn’s Taxonomy. Amdahl’s Law. CPI. ISA Classes. Control. Datapath. Horizontal and Vertical Microcode. RISC vs CISC. Advanced Pipeline Review of the basic pipeline. Datapath. Control. Hazards. Forwarding. Interlocks. Stalls. Branch Hazards. Exceptions. Multicycle and long pipelines. The Memory Hierarchy Direct Mapped Caches. Associative Caches. Basic Cache Optimizations. Virtual Memory. Advanced Cache Optimizations. Memory Technology. Software Techniques for Instruction Level Parallelism Instruction Level Parallelism. Dependencies. Loop Unrolling. Software Pipelining. Trace Scheduling. Predicated Instructions. VLIW. Hardware Techniques for Instruction Level Parallelism Static Branch Prediction. Dynamic Branch Prediction. Dynamic Scheduling. Scoreboard. Tomsaulo. Speculation. Reorder Buffer. Explicit Renaming. Interrupts and Exceptions. Multithreading and Multiprocessors Limitations of ILP. Thread level Parallelism. Fine Grained TLP. Coarse Grained TLP. SMT. Shared Memory Multiprocessors. Synchronization. Models of Memory Consistency. Snooping based Cache Coherence. Directory based Cache Coherence. Data Level Parallelism Vector Architectures. SIMD instruction set extensions. Graphics Processing Units. Storage and Input/Output Examples of devices. I/O requests. Reliability and Availability. Magnetic Storage. Flash Storage. Interconnects. Interrupts. Direct Memory Access. Operating System Device Drivers. RAID.

להצהרת הנגישות