סילבוס לקורס: מבנה המחשב
קוד הקורס: 0512.4400
שנת הלימודים תשע"ז, סמסטר ב'
מרצה: גדי אוקסמן, gdaliaox@post.tau.ac.il, שעת קבלה יום ג' בשעה 11:00 בתיאום מראש.
מתרגלים: אייל נאור, eyalnao1@mail.tau.ac.il, שעת קבלה בתיאום מראש.
יובל לידור, yuvallidor@mail.tau.ac.il, שעת קבלה בתיאום מראש.
נקודות זכות: 3.5, הרצאה: 3 ש"ש, תרגול: 1 ש"ש
דרישות קדם: מערכות לוגיות ספרתיות 0512.3561
נושאי הקורס העיקריים:
- עקרונות תכנון מערכת מחשב
- הוראות: שפת המחשב
- אריתמטיקה
- מבנה המעבד
- היררכיות זיכרון
- מבוא לקלט/פלט
דרישות הקורס:
אופן שקלול הציון
אופן מילוי הדרישות
דרישות הקורס
10%
חובת הגשה של 4 מבין 5 תרגילים, במועד שנקבע, כתנאי לגשת לבחינה. התרגילים הטובים ביותר יחשבו לניקוד.
תרגילי בית
10%
הפרויקט יבוצע בזוגות.
הגשת הפרויקט חובה עד לתאריך 20.6.2017.
פרויקט תכנות
80%
בחינה סופית.
ציון עובר בקורס מותנה בציון עובר בבחינה.
בחינה סופית
ביבליוגרפיה:
David A. Patterson, John L. Hennessy, "Computer Organization and Design", Morgan Kaufman Pub., 5th edition, 2014
תרבות התנהלות הקורס: הסגל והסטודנטים מחויבים לכבוד הדדי, ולתרבות תהליך הלמידה: לו"ז, הקשבה וריכוז בתכנים הנלמדים.
לוח הרצאות שבועי (משוערך) :
נושאי ההרצאה והתרגול
תאריך
ספר
1
מבוא
14.3
פרק 1
2
שפת המחשב 1
21.3
פרק 2, נספח A, נספח E
3
שפת המחשב 2
קבלת פרויקט תכנות בנושא סימולטור מעבד
28.3
פרק 2, נספח A, נספח E
4
שפת המחשב 3
4.4
פרק 2, נספח A, נספח E
5
אריתמטיקה 1
5.4
שיעור השלמה ביום ד'
פרק 3
פסח – אין שיעור
11.4
פסח – אין שיעור
18.4
6
אריתמטיקה 2
25.4
פרק 3
יום העצמאות – אין שיעור
2.5
7
מבנה המעבד 1
9.5
פרק 4, נספח B, נספח D
8
מבנה המעבד 2
16.5
פרק 4, נספח B, נספח D
9
מבנה המעבד 3
23.5
פרק 4, נספח B, נספח D
ערב שבועות – אין שיעור
30.5
10
מערכת הזיכרון 1
6.6
פרק 5
11
מערכת הזיכרון 2
13.6
18.1
פרק 5
12
מערכת הזיכרון 3
הגשת הפרויקט
20.6
פרק 5
13
מבוא לקלט/פלט וסיכום
27.6
מהדורה רביעית פרק 6
בחינת מועד א'
5.7
בחינת מועד ב'
17.8
Detailed topics:
Introduction
History of computers. Classes of Computers. Computer Hardware Review. Moore’s law. Power trends. Flynn’s Taxonomy. Amdahl’s Law. CPI and the processor performance equation. Integrated circuit cost.
Instruction Set Architecture
Operations. Operands. Signed and Unsigned Numbers. Encoding Instructions. Logical Operations. Branches. Addressing Modes. Procedures. Subroutines. Stack. Compiler. Assembler. Linker. DLL. RISC vs CISC. Synchronization instructions.
Computer Arithmetic
Addition. Subtraction. Multiplication. Division. Floating Point.
The Processor
Datapath: PC, ALU, Registers, Mux. Control: Micro-coded and Hard-wired. Single Cycle Implementation. Pipelining. Classic 5-stage RISC pipeline. Structural Hazards. Data Hazards. Control Hazards. Resolving Hazards: Stalling, Forwarding.
The Memory Hierarchy
The memory hierarchy. Structure and operation of a direct mapped cache. Cache performance modeling equations. Associative caches. Replacement algorithms. Write policy. Multilevel caches. Software optimizations. Virtual memory. TLB. Virtual Machines. Coherency.
Storage and Input/Output
Examples of devices. I/O requests. Reliability and Availability. Magnetic Storage. Flash Storage. Interconnects. Interrupts. Direct Memory Access. Operating System Device Drivers. RAID.